Математическое моделирование триггера в приложении Electronics Workbench

Также была раскрыта тема математического моделирования схем с использование триггеров, что подтвердило не только возможность моделирование логических устройств с помощью ЭВМ, но и наглядно моделировать работу данных устройств в функциональных схемах.

Графическая часть

Рис. 1

На рис. 1,а. представлена логическая структура RS-триггер с прямыми входами триггера.

На рис. 1,б приведена таблица состояний RS-триггера в форме таблицы Вейча.

На рис. 1,в показано условное обозначение асинхронного RS-триггера.

Рис. 2

На рис.2,а приведена логическая структура RS-триггера с инверсными входами.

На рис. 2,б показано условное обозначение RS-триггера с инверсными входами.

Рис. 3

На рис. 3,а,б показаны логические структуры синхронного RS-триггера.

На рис. 3,в показано условное изображение синхронных RS-триггеров в схемах.

Рис. 4

На рис. 4,а показано как функционирование D-триггера определяется таблицей состояний.

На рис.4,б и рис.4,в представлены логические структуры D-триггера, состоящего из асинхронного RS-триггера с логическими элементами на входах.

На рис. 4,г показано символическое изображение D-триггера.

Рис. 5

На рис. 5 показана схема с ведущим триггер и ведомы триггерами.

Рис. 6

На рис. 6 таблица состояний JK-триггера представлена в форме диаграммы Вейча.

Рис. 7

На рис. 7,а представлен JK-триггер с подробной логической структурой.

На рис. 7,б приведен один из вариантов логической структуры RS-триггера.

На рис. 7,в приведено символическое изображение JK -триггера.

Рис. 8

На рис. 8 показано включение JK-триггера, при котором он выполняет функции D-триггера.

Рис. 9

На рис. 9,а показана логическая структура Т-триггера.

На рис. 9,б приведено символическое изображение Т-триггера.

Рис. 10

На рис. 10,а,б показано как с помощью JK-триггера либо D-триггера получить режим Т-триггера.

Рис. 11

На рис. 11,а показано условное обозначение прямого динамического входа триггера.

На рис. 11,б показано условное обозначение инверсного динамического входа триггера.

Рис. 12

На рис. 12, а, б ,в представлен D-триггер с логической структурой и символьными обозначениями.

Рис.13

На рис. 13,а показана схема D-триггера, построенного на элементах ИЛИ-НЕ.

На рис.13,б показано условное обозначение данного триггера. Рис. 14

На рис. 14,а представлена схема Т- триггера.

На рис.14,б показано условное обозначение данного триггера.

Рис. 15

На рис. 15 приведена схема JK- триггера. Рис. 16

На рис. 16 приведена схема JK-триггера

Статья в тему

Строительство новой АМТСЭ на базе оборудования SI-2000
Широкое внедрение цифровой и вычислительной техники в системе связи обусловило необходимость ориентации и подготовки студентов на перспективную технику коммутации и управления, на внедрение достижений микропроцессорной техники в системе коммутации. Данная работа закладывает фундамент ...